ZSDZB2025-003 软件学院FPGA虚实结合在线实践平台 采购公告
招标
发布时间:
2025-02-13
发布于
山东青岛
收藏
公告内容
项目编号
立即查看
项目预算
立即查看
采购单位
立即查看
供应商
立即查看
采购代理
立即查看
公告详情
您当前为:【游客状态】,公告详情仅对登录用户开放,
登录/注册
后查看完整商机。全国免费咨询热线:400-888-7022
./tmp/6a24620f-0783-4e71-b2c1-e37c2334446f-html.html

中国石油大学(华东)

软件学院 FPGA 虚实结合在线实践平台

校内招标公告

项目编号:ZSDZB2025-003

中国石油大学(华东)依据学校管理规定,并参照《中华人民共和国政府

采购法》及其他相关法规,就下述采购项目进行校内招标,邀请合格投标人进

行投标。

一、招标人名称:中国石油大学(华东)

二、招标人地址:山东省青岛市黄岛区长江西路 66 号三、本次招标内容如下:

名称:软件学院 FPGA 虚实结合在线实践平台

数量:1 套预算:53.1 万元技术要求:详见附件。四、资格要求

1.投标人必须具有标的物的制造或合法的供货能力(进口产品必须取得生

产厂家针对本项目的授权),具有履行合同和售后服务能力。

2.投标人须符合《中华人民共和国政府采购法》第二十二条的相关规定。3.投标人未被列入“信用中国”网站(www.creditchina.gov.cn)“失信被执

行人”、“重大税收违法案件当事人名单”、“政府采购严重违法失信名单”;

不处于中国政府采购网(www.ccgp.gov.cn)“政府采购严重违法失信行为信息记录”中的禁止参加政府采购活动期间。

4.本项目不接受联合体投标。五、采购文件的获取

1. 供 应 商 应 先 进 入 中 国 石 油 大 学 ( 华 东 ) 采 购 与 招 标 办 公 室 主 页

(https://zbb.upc.edu.cn),点击右上角“供应商登录”,再点击“微信登录”或“账户登录”,按系统提示进行登记注册,注册后拨打 *开通会员可解锁* 进行审核,审核通过后点击采购公告下方的“我要报名”,填写真实准确报名信息后提交。报名缴费时选择“在线支付”方式,缴费成功一小时后依据系统提示下载采购文件。

注:如有问题可咨询 *开通会员可解锁*(杨老师)。2.报名起止时间:2025 年 02 月 13 日-2025 年 02 月 18 日下午 17:00 前(北京

时间,节假日除外)。

3.工本费:100 元(售后不退,未购买采购文件的投标人不具备参加投标资

格 。 如 需 开 具 发 票 , 请 于 交 费 后 一 周 内 将 开 票 信 息 发 送 到 财 务 邮 箱

cwcsrglk@upc.edu.cn,财务联系电话 *开通会员可解锁*。)

六、投标文件提交起止时间、地点

1.提交时间:2025 年 02 月 26 日 8:00-8:30(北京时间)。2.提交地点:中国石油大学(华东)西北门(靠近体育馆)校门外(不进

学校)。

./tmp/6a24620f-0783-4e71-b2c1-e37c2334446f-html.html

3.提交方式:投标人必须于投标文件提交截止时间前派投标代表凭本人身

份证原件并持法定代表人授权委托书提交投标文件,逾期不再受理,传真、邮寄等方式提交的投标文件概不接收。

七、开标时间及方式:

1. 开标时间:2025 年 02 月 26 日 9:00(北京时间)

2. 开标地点:中国石油大学(华东)行政办公楼 0921 室。八、投标保证金:本项目不需要缴纳投标保证金。九、联系方式:

项目联系人:汤老师 联系电话 *开通会员可解锁*

杨老师 联系电话 *开通会员可解锁*邮箱:zhaobiao@upc.edu.cn

采购与招标办公室网址:https://zbb.upc.edu.cn招标监督电话:*开通会员可解锁*

中国石油大学(华东)采购与招标办公室

2025 年 02 月 12 日

具体要求

一、设备总述

本次提供的 1 套 FPGA 虚实结合在线实践平台,共计约 14 台实验设备。

二、总体要求:

*1、基于项目化的设计理念,可以满足 8 位单片机、 32 位单片机、 FGPA 嵌

入式系统的教学实训和大赛需求。整体思想采用“微处理器核心板+场景功能板”的结构,其中微处理器核心板与场景功能板采用可插拔分离式设计。(提供产品演示视

频,交付功能与证明材料一致)

2、实验实训系统包括智能农业、智能小车、智能音箱、工业互联网。3、实验实训系统提供基于 8 位单片机、32 位单片机、FPGA Verilog 语言、FPGA

实验例程,包含但不限于底板各硬件单项实验、智能农业综合实验、智能小车综合实验、智能音箱综合实验、工业互联网综合实验。

*4、需整合全部功能模块,平台场景功能板按预设应用场景,分配硬件接口资

源,将板卡划分为公共资源区、智能农业区、智能小车区、智能音箱区、工业互联网区共 5 个功能区。各类输入、输出、存储、通信等设备,均按功能区场景进行物

理分布,并通过直观的印刷文字图形进行区分说明。(提供产品演示视频,交付功

能与证明材料一致)三、硬件技术参数:

./tmp/6a24620f-0783-4e71-b2c1-e37c2334446f-html.html

1、8 位微控制核心板:核心板主控芯片采用 8 位单片机,板载 256Kb 外置 SRAM

存储器,板载 2 个 100P BTB 高速连接器用于与底板连接。

2、32 位微控制核心板:核心板主控芯片采用 32 位单片机,板载 512Kb 外置

SRAM 存储器,板载 2 个 100P BTB 高速连接器用于与底板连接。

*3、FPGA 核心板:板载 2Gbit DDR3 内存芯片,板载 QSPI Flash 用于存储固化

FPGA 程序,板载 50MHz、20MHz 可选有源晶振,板载 1 个 6pin 的 JTAG 下载口,板载2 个 100P BTB 高速连接器用于与底板连接。(投标文件提供产品手册证明材料复印件加盖投标人公章,交付功能与证明材料一致)四、实验案例资源

1、提供 10 个基础实验案例,包括三八译码器设计、四选一多路选通器设计、8

位计数器、寄存器设计、交通灯控制器、流水灯、七段数码管显示及动态扫描、四

位加法器、序列检测器、移位寄存器。

2、提供 12 个特色实验案例,包括跑马灯实验、蜂鸣器实验、红外对管检测实

验、继电器控制实验、数码管实验、矩阵键盘实验、红外对管测速实验、直流电机

驱动实验、步进电机实验、12864 液晶实验、串口测试实验、PWM 调光实验。

特色案例都是基于 FPGA 开发板场景板的丰富外设开发的一些案例,能够帮助学

生熟悉 FPGA 开发板硬件,并掌握硬件开发方法。

*3、提供 6 种企业级项目实训项目,包括 RISC CPU 类设计、DES 加解密 IP 核类

设计、AES 加解密 IP 核类设计、SM4 加解密 IP 核类设计、RSA 加解密 IP 核类设计、RSA(32 位加法器)加解密 IP 核类设计。(投标文件提供功能截图、实验指导

书证明材料复印件加盖投标人公章,交付功能与证明材料一致)案例具体描述如

下:

(1)RISC CPU 类设计: 基于 FPGA,利用 Verilog HDL,实现五级流水的 RISC CPU,要求其能够完

成 RV32I 的基本指令,并在 FPGA 上进行功能实现及性能验证。

(2)DES 加解密 IP 核类设计: 要求基于 FPGA,利用 Verilog HDL 将 DES 加解密算法转为可实现的硬件电

路,完成电路功能仿真、性能仿真及板级验证。

(3)AES 加解密 IP 核类设计:要求基于 FPGA,利用 Verilog HDL 将 AES 加解密算法转为可实现的硬件电路,

./tmp/6a24620f-0783-4e71-b2c1-e37c2334446f-html.html

完成电路功能仿真、性能仿真及板级验证。

(4)SM4 加解密 IP 核类设计:要求基于 FPGA,利用 Verilog HDL 将 SM4 加解密算法转为可实现的硬件电路,

完成电路功能仿真、性能仿真及板级验证。

(5)RSA 加解密 IP 核类设计:要求基于 FPGA,利用 Verilog HDL 将 RSA 加解密算法转为可实现的硬件电路,

完成电路功能仿真、性能仿真及板级验证。

(6)RSA(32 位加法器)加解密 IP 核类设计:基于 FPGA,利用 Verilog HDL 将 RSA 加解密算法转为可实现的硬件电路。相比

于案例(5),该案例要求将原来 1024 位的数据通路改为 32 位,提高电路数据处理

速度,依据该方案完成电路功能仿真、性能仿真及板级验证。

4、提供 2 个完整基于 RISC 处理器的协处理器项目,AES 协处理器、RSA 协处理

器。

该部分案例,要求根据 RSIC V CPU 扩展指令的标准指令格式,自定义拓展指

令,并独立设计 RISC CPU 核。在顶层将设计的 CPU 核和 AES、RSA 加解密 IP 核连

接,分别构成 AES 协处理器和 RSA 协处理器。通过所定义的拓展指令和基本指令控制

AES、RSA 协处理器完成相应的加解密功能。

*5、基于 FPGA 的测量系统:系统测量包括当前的温湿度测量、电机转速测速、物

体与 FPGA 开发板距离测量。上电时 Lcd 屏显示可选的测量内容,利用矩阵键盘可以选择要测量的项目,并将测量结果通过 lcd 屏显示出来。(提供产品演示视频,

交付功能与证明材料一致)

*6、基于 FPGA 核心板协处理器系列:利用 FPGA 开发板实现基于 RISC -V 拓展指

令的 AES 协处理器。利用该 FPGA 开发板的矩阵按键和数码管配合,显示 AES 协处理器的加/解密结果。(提供产品演示视频,交付功能与证明材料一致)

五、技术服务

1、本项目为交钥匙工程,中标方需要完成所有设备的安装调试等,因设备功能

不满足技术要求的,以虚假应标处理,中标人承担相应责任并赔偿买方全部损失。

2、投标方须为使用方提供至少 1 天的培训时间,培训内容包括设备的基本的操

作及基本的维护保养知识,直至使用人员熟练使用。

3、投标方需在质保期内提供免费上门质保服务。

./tmp/6a24620f-0783-4e71-b2c1-e37c2334446f-html.html

*4、投标方需为本产品派遣 2 名专职运营人员,按甲方要求驻场服务 1 年,该人

员不得与其他产品(设备、平台、项目)运营人员重复。(专职运营人员由投标方或产品制造商提供均可,需提供社保证明)

潜在客户预测
点击查看详情>
合作机会